MODUL II: TUGAS PENDAHULUAN 2
Modul II
(Percobaan 2 Kondisi 13)
Buatlah rangkaian T flip flop seperti gambar pada prcobaan dengan ketentuan input B0=0, B1=Don't care, B2=1
2. Rangkaian Simulasi
[Kembali]
- Sebelum simulasi:
3. Video
[Kembali]
Pada rangkaian ini menggunakan T-flip-flop dimana T-flip-flop tersebut dibuat dengan menggunakan J-K flip-flop dan input dari T-flip-flop tersebut dihubungkan dengan 1. Pada rangkaian tersebut input R-S aktif ketika berada di logika. 0 atau aktif rendah. Input S terhubung ke B1=don't care yang mana rangkaian terhubung ke logika 1, sedangkan input R terhubung ke B0 ke logika 0. Input J-K (switch) terhubung ke satu VCC, jadi berlogika 1 dan CLK input aktif saat logika 0, terhubung ke B2 pada logika 1 dalam situasi ini. Karena masukan T berlogika 1, keluaran yang dihasilkan (Q) berlogika 0, sehingga berdasarkan sifat-sifatnya keluaran Q dibalik dan Q' berlogika 1
- Download HTML di sini
- Download Rangkaian Simulasi di sini
- Download Video di sini
- Download Datasheet IC74LS112 di sini
Tidak ada komentar:
Posting Komentar